Proyectos

PID 2013/2016 ING 421: REDES INALÁMBRICAS DE SENSORES: PROCESAMIENTO Y TRANSMISIÓN DE SEÑALES COMPLEJAS

Director: Dr. Roberto Martínez

Codirectora: Mg. Ing. Rosa Marina Corti

Integrantes: Ing. Javier Belmonte, Mg. Ing. Enrique Giandoménico, Ing. Marcelo Pistarelli.

Colaboradores: J. Colombo, M. Abbatemarco

Resumen: La mayoría de las Redes Inalámbricas de Sensores Inteligentes (RISI) trabaja con datos escalares como temperatura, humedad o localización de objetos, ya que estas redes poseen fuertes restricciones de ancho de banda y consumo de energía. En los últimos años se ha trabajado en el desarrollo de redes de sensores capaces de dar soporte a transmisiones de índole multimedia o de flujo de datos, conocidas como Redes Multimedia de Sensores. Una alternativa a los dos enfoques mencionados, consiste en realizar adquisición y tratamiento local de señales complejas (imágenes, video), y su posterior agregación y transmisión utilizando una red de sensores del primer tipo citado. En este proyecto se avanzará en la investigación y desarrollo de esta última propuesta, integrando los logros alcanzados en los PID ING139-206-238-271. Para ello se adaptarán las técnicas existentes para el procesamiento de señales complejas, como reconocimiento de patrones, tratamiento de señales de video o vibraciones entre otras, a las particularidades y restricciones de las redes de sensores. Además, respecto de la transmisión de la información ya procesada, se analizará la conveniencia de aplicar técnicas de agregación sobre la base de algoritmos de encaminamiento para RISI. En particular se utilizará CLUDITEM, un algoritmo desarrollado en el curso de proyectos previos por el equipo de trabajo. Para ello, se utilizará el simulador Network Simulator 2 (NS2) empleado para las pruebas y ajustes del funcionamiento de CLUDITEM, con el fin de evaluar su desempeño en la transmisión de mensajes con un volumen de información considerable. En base a los resultados obtenidos, se realizarán pruebas de transmisión de la información procesada en una red de 20 dispositivos basada en dicho algoritmo, que se implementará utilizando nodos CC2530 de la empresa Texas Instruments. Los métodos de procesamiento de señales complejas, encuentran una adecuada implementación en FPGA. Por este motivo, las adaptaciones de los algoritmos se desarrollarán y ensayarán en placas que las incluyen. Un parámetro fundamental en las RISI es su vida útil, restricción de particular importancia cuando se incorpora el procesamiento y transmisión de datos complejos, resultando fundamental cuantificar la incidencia en su implementación. Las métricas, usadas en la evaluación de CLUDITEM, se adaptarán al nuevo escenario de trabajo y se definirán indicadores, orientados hacia la implementación física de la red, para cuantificar el consumo de los dispositivos y la vida útil del sistema. Finalmente, se valorarán el impacto de las técnicas de agregación de datos que se incorporen y la arquitectura general propuesta para los nodos.

PID 2006/2007 ING 139: DISEÑO Y SIMULACION, UTILIZANDO VHDL, DE UN NODO PARA SER INCORPORADO EN UNA RED DE SENSORES INALÁMBRICA

Director: Ing. Rosa Corti

Integrantes: Ing. Roberto Martinez, Ing. Estela D’Agostino e Ing. Enrique Giandomenico.

Resumen: En este proyecto se desarrolló un algoritmo de encaminamiento para RISI, poniendo énfasis en el aseguramiento de la recepción de la información colectada en la estación base. Se fijaron algunas características de la red que permitieron comenzar a trabajar con un algoritmo que no tuvo en cuenta el consumo de energía.Además se implemento en placas de desarrollo basadas en FPGA la configuración de la topología de la red. 

PID 2007/2008 1ING206: LA AGREGACIÓN DE DATOS EN UNA RED DE SENSORES INALÁMBRICA.

Director: Ing. Estela D’Agostino

Integrantes: Ing. Roberto Martinez, Ing. Rosa Corti, Ing. Enrique Giandomenico e Ing. Javier Belmonte.

Colaboradores: Sr. Alejandro Clerici y Sr. Humberto Pagnanini

 

Resumen: Este proyecto se enfoca hacia las aplicaciones de monitoreo ambiental, donde es habitual realizar recolección periódica de datos, con el fin de mantener un estado de situación actualizado del fenómeno bajo estudio.

La energía en estas redes es utilizada por los nodos sensores en tres funciones principales: sensado, procesamiento y comunicación. Se ha establecido que la transmisión consume la mayor parte de la energía disponible, así que se intenta minimizar la tarea de diseminación realizando todo el procesamiento local posible. En este sentido se han desarrollado técnicas de agregación de datos que trasladan la integración y filtrado de los datos colectados, desde las estaciones base a los nodos sensores de la red. En este proyecto se propone un algoritmo jerárquico que incluye las técnicas mencionadas. El prototipo del nodo de red se implementará  en placas de desarrollo basadas en FPGA incorporando procesadores embebidos.

 

PID 2008/2009 1ING238: INFORMACIÓN ÚTIL Y ENERGÍA CONSUMIDA EN REDES DE SENSORES INALÁMBRICAS: INTEGRACIÓN DE TÉCNICAS DE ENCAMINAMIENTO Y CODISEÑO HARDWARE/ SOFTWARE.

Director: Ing. Rosa Corti

Integrantes: Ing. Roberto Martinez, Ing. Estela D’Agostino,  Ing. Enrique Giandomenico e Ing. Javier Belmonte.

Colaboradores: Sr. Alejandro Clerici y Sr. Humberto Pagnanini

Resumen: En este proyecto se pretende, encarar la solución energética atendiendo dos estrategias a saber: a) el refinamiento del algoritmo de encaminamiento incorporando técnicas de control de topología jerárquica b) el modelado e implementación circuital del nodo realizando las particiones software/hardware más convenientes para minimizar el consumo energético. Respecto al primer problema a enfrentar, se explorará la conveniencia de determinar tareas diferenciadas para los nodos de la red, atendiendo a una aplicación específica: monitoreo de variables ambientales en una laguna de decantación de efluentes. Referido al segundo aspecto, los recursos de pastilla disponibles en los integrados actuales permiten abordar el diseño de sistemas en un único Chip (SoC) de alto nivel de complejidad. Además, se advierte un incremento significativo del uso de dispositivos reconfigurables con cores de procesadores embebidos. Esto permite, a partir de las especificaciones generales, evaluar la partición más conveniente (mínimo consumo de energía), en lo referente a cuales procesos sintetizar con lógica concurrente y cuales por medio de un procesador embebido. Se utilizará el IP core MicroBlaze, procesador RISC de 32 bits, programable en lenguaje C. Este procesador es configurable por el usuario, admite personalizar el conjunto de periféricos asociados e integrar cores a diseñar durante el desarrollo del proyecto. La implementación se realizará utilizando placas de desarrollo basadas en un dispositivo configurable de la familia Spartan3 de la empresa Xilinx.

Normal 0 21 false false false MicrosoftInternetExplorer4

PID 2009/2012 1ING271:REDES INALÁMBRICAS DE SENSORES PARA ADQUISICIÓN PERIÓDICA DE DATOS DE BAJA TASA. DISEÑO, SIMULACIÓN Y PROTOTIPADO DE UN ALGORITMO DE ENCAMINAMIENTO JERÁRQUICO.

Director: Ing. Estela D’Agostino

Codirector: Ing. Enrique Giandomenico

Integrantes: Ing. Roberto Martinez, Ing. Rosa Corti,  e Ing. Javier Belmonte.

Resumen: El gran avance en comunicaciones y nanotecnologías ha permitido el desarrollo y aplicación de Redes Inalámbricas de Sensores Inteligentes (RISI). Estas redes se utilizan para adquirir información en ambientes de características muy diversas. En particular se las incorpora en aplicaciones industriales, médicas, agrícolas, de preservación del medio natural o creación de ambientes inteligentes, entre otras. Estas redes se auto-organizan para adaptarse a topologías cambiantes, y deben trabajar bajo fuertes restricciones de energía, tratando de maximizar su tiempo de vida útil [1] [6].

Una RISI consta de un gran número de nodos constituidos por cuatro módulos: adquisición de datos, procesamiento, transceptor y potencia [7]. Cada nodo, de acuerdo a las tareas que realice, puede estar en uno de los siguientes estados: transmisión, recepción, en escucha y apagado. Cuando se apaga, no realiza actividad alguna consumiendo el mínimo de energía posible. Por lo tanto, cuanto más tiempo permanezca un nodo en este último estado, consumirá menos y su tiempo de vida será más prolongado [5]. El trabajo de investigación iniciado en 1ING206 permitió definir los requerimientos básicos de un algoritmo jerárquico, para adquisición periódica de datos y tiempo mínimo de encendido de los nodos. En este nuevo proyecto se integrarán los logros alcanzados en los PID 1ING139, 1ING206 y 1ING238. Esta integración permitirá alcanzar la definición de las distintas fases de funcionamiento del algoritmo, llamado CLUDITEM. Se avanzará sobre los temas: arquitectura del nodo, agregación de datos y codiseño HW/SW con el objetivo de aplicarlos a CLUDITEM. Por otro lado se abordará el tema de sincronización de relojes de los nodos miembros de la red. Este último tema surge debido a que en los sistemas distribuidos, en este caso las redes de sensores inalámbricas, no es posible manejar un tiempo global común como lo gestionan los sistemas centralizados [20]. Los esquemas de manejo de tiempo que existen para sistemas distribuidos no se adaptan directamente a las redes inalámbricas de sensores, ya que no tienen en cuenta las restricciones de las mismas. Por ejemplo el U.S. Global Positioning System (GPS) [9] no es una buena solución para implementar en una red de sensores desde el punto de vista de tamaño, consumo de potencia y costo.
Cada nodo sensor tiene su propio reloj interno y su propio manejo del tiempo. En las RISI es necesario tener de alguna forma los relojes sincronizados, ya sea para algún esquema TDMA que se plantee, para hacer agregación de datos, o para decidir cuando un conjunto de nodos deben apagarse [18].

El funcionamiento del algoritmo se verificará por simulación para comprobar que cumple con los requerimientos establecidos. Además se implementará un prototipo de red con reducida cantidad de nodos utilizando placas de desarrollo basadas en FPGA de la familia Spartan 3. Los nodos se comunicarán utilizando RF a partir del XBee Starter Kit de MaxStream. 

PID 2009/2012 1ING278:IMPLEMENTACIÓN EN FPGA DE CONTROLADORES DE SISTEMAS SECUENCIALES MEDIANTE TRADUCCIÓN DIRECTA DE REDES DE PETRI A CÓDIGO VHDL

Director: Ing. Roberto Martinez

Codirector: Ing. Javier Belmonte

Integrantes:, Ing. Estela D’Agostino,  Ing. Enrique Giandomenico, Ing. Rosa Corti

Resumen: A partir de su aparición en 1963 [19], las Redes de Petri (PN) se han constituido en una de las herramientas de modelización más poderosas para los sistemas de eventos discretos. En sistemas donde es preciso modelar evoluciones paralelas, sincronizadas o nó, y que posiblemente no estén completamente especificados, las PN presentan notorias ventajas frente a otras formas de modelado. Se puede asegurar incluso que es posible especificar un sistema mediante una representación por PN con mayor claridad y precisión que en muchas otras alternativas de especificación formal [7].

Por otro lado, en el diseño de circuitos digitales electrónicos, la aparición de los lenguajes de descripción de hardware (HDLs, Hardware Description Languages) ha orientado el desarrollo a las técnicas de diseño ‘Top-Down’ que, contrariamente a la metodología “Bottom-Up”, permiten la descripción del sistema al más alto nivel de abstracción y tienen actualmente una utilización muy difundida en la síntesis automática de los circuitos.

A partir de estas dos técnicas hoy extensivamente desarrolladas, surge la idea de utilizar como base para la síntesis en dispositivos programables (Complex Programmable Logic Device-CPLD, Field Programmable Gate Array- FPGA) a las PN en forma inmediata, esto es, mediante la traducción, lo mas directa posible de la Red a HDL.

En los ambientes EDA (Electronic Design Automation), que integran en el mismo ambiente de trabajo las herramientas de descripción, síntesis, simulación y realización de sistemas digitales, los sintetizadores están desarrollados para reconocer determinadas estructuras lógicas, como ser la de las máquinas de estado finito (FSM)[11][16] , recomendándose incluso, para quienes opten por esta forma de diseño, formatos de codificación de sistemas secuenciales que permiten una optimización en tiempo, área de pastilla utilizada y potencia consumida.
Sin embargo, el trabajo de representar y especificar en forma precisa el comportamiento de un sistema complejo, con presencia de evoluciones paralelas, sincronismo y/o recursos compartidos mediante Redes de Petri, resulta mucho menor al requerido para dividir, especificar y sincronizar cada una de las maquinas de estado que se requerirían para entrar al sistema de diseño, y, por supuesto, con mucha menor probabilidad error en el proceso total.[4][17]. Asimismo, resulta pertinente determinar, para un diseño de mediana-alta complejidad, la eficiencia en términos de recursos y velocidad de la implementación de la descripción VHDL resultante de la traducción directa desde la PN.